小さな工作室

VerilogやVHDLのシミュレーターには、『デルタ遅延』と呼ばれる見えない遅延時間が存在します。今回は、そんな『デルタ遅延』に悩まされて、ほぼ１日時間を潰した記録です。initial begin         OSC_CLK = 1'b0;endalways @(posedge OSC_CLK) begin         OSC_CLK <= ~OSC_CLK;endクロックを上記のように定義します。上記で生成したOSC_CLKを使って、名前を変えたクロッ...

Verilog-HDLでは、標準でforce文が使えます。このforce文があると、テストベンチから、回路内部の信号を強制的に任意の値に強制的にすることができます。検証のツールとして、とても便利です。残念ながらVHDLでは、force文がありません。そこで、シミュレーターに実装されているTclを使うことで、forceを使ってみたいと思います。例えば、上のシミュレーション結果の途中で、Reset信号をOn/Offさせたい場合、テストベンチをいじら...

https://www.intel.com/content/www/us/en/programmable/documentation/zom1549251863154.html#ryr1557286040042＜目的＞INTEL FPGA、Xilinx FPGA等のメーカーが提供するIPの回路規模の見積もり方について、まとめてみました。＜結論＞『IP User Guide』に載っている『IP Resource Utilization』という項目を見ることで、簡単にIPの回路規模が分かります。＜例＞JESD204Cという高速なデータ通信の規格があります。もしこのIPを使い...

GR-MANGOのスゴイのは、DRP(Dynamically Reconfigurable Processor：動的再構成可能チップ)を搭載していること。このDRPのこと、ルネサスさんの資料を基に、すこし解説してみます。位置付けです。ほんとは、FPGAとほぼ同じです。ほぼ、と書いたのは、回路規模が小さいので、CPUのアクセラレータ機能くらいしか、搭載できないから。FPGAと同じで、回路を書き換えて使えます。書き換えに、1ms掛かるとのこと。時間掛かりすぎ。たぶん...

ARM Cortex-M Prototyping System+ (MPS2+)A low cost, feature rich FPGA development platform supporting the entire Cortex-M processor rangeThe ARM Cortex-M Prototyping System+ (MPS2+) is designed for prototyping and evaluating the Cortex-M family of processors including the latest, the Cortex-M33.The affordable motherboard offers a relatively large FPGA for prototyping Cortex-M based designs. It pro...