fc2ブログ

『アルテラ Generation 10 デザイン・セミナー』摘録

アルテラ Generation 10 デザイン・セミナー受講させて頂きました。

<開催概要>
アルテラは 2013 年 11 月より全国 3 都市(東京・横浜・大阪)で、20nm Arria®10 FPGA & SoC の革新的な新機能を一挙に習得できるテクニカル・セミナーを開催します。
トランシーバ、外部メモリ・インタフェース、消費電力、設計手法など、テクノロジにフォーカスしたセッションにより、参加者は最新 20nm 製品の技術詳細のみならず、今日の最先端 FPGA を取り巻く技術動向も一挙に習得可能です。



いつものように摘録を記載させて頂きます。


9:30 - 開場 / 受付開始
エルセナ江川さん

10:00 - 10:10 イントロダクション ~ アルテラ Generation 10 製品のご紹介
現在は、28nm。
次世代は、14、20、55nm。
14nm・・・ハイエンド
20nm・・・ミッドレンジ
55nm・・・低コスト(不揮発性)

Arria10
Stratix10
どちらもインテルの14nmプロセスを使用する。
ARM社のクワッドコアA53を内蔵。
どちらもピンマイグレーション可能。



10:30 - 11:15 セッション#1 トランシーバ
日本アルテラ渡辺さん

低速クロックネットワーク
高速クロックネットワーク

専用ハードIPが埋め込まれている。
IBISのシミュレーションモデルが用意されている。

<感想>
高速なクロックを使用する場合は、専用のクロックラインに乗せて使用する。
この様な回路を使用すると、もうアルテラ以外のデバイスが使えなくなってしまう。
HDLの良い世界からだんだんCPUの様に、そのデバイスを良く研究して使いこなす必要が出てきそうです。




11:15 - 11:45 セッション#2 外部メモリ・インタフェース-1:ハイブリッド・メモリ・キューブ

DDR系のメモリの終焉。
IOバンド巾が大きすぎる。
DDR4では、4Gbps。
DDR5のプランは、ない。

ハイブリッドメモリキューブ(HMC)
3DベースのマルチバンクDRAM
高速シリアル通信のメモリ

インターフェース
64本のトランシーバ
パケットベースのインターフェース。
128bit単位をFLITと呼ぶ。
1リンクあたり16本のトランシーバを使用。
ペイロード以外に、8バイトのヘッダ、8バイトのテイルが必要。


アルテラでは、Micron社と接続評価まで完了。
本格的には、2014年Q2より提供。
Arria10デバイスにて評価基板も用意予定。




11:45 - 12:45 昼食
12:45 - 13:30 セッション#3 消費電力
製造バラツキを選別することで、リーク電流が低い製品としてオプション販売する。
逆手を取った頭のいいビジネス。

内部から外部の電源レギュレータを制御して、最低必要な電圧を供給制御できる。専用のメガコアをアルテラが提供。



13:30 - 14:15 セッション#4 Quartus®II 開発ソフトウェア

jnEYEというIパターンを検証するツールが追加される。
QSYS:アルテラのシステム統合ツール。





14:15 - 14:30 休憩
14:30 - 15:15 セッション#5 外部メモリ・インタフェース-2:DDR4
アルティマ佐藤さん

DDR4では、リフレッシュ時の温度に基づいてリフレッシュを実施。
メモリのキャリブレーションを実施することで、時間(タイミング)マージンをとれる。

DDR4のインターフェースは、ハードIPで埋め込まれてる。
そのため、配置配線のじゃまにはならない。





15:15 - 16:00 セッション#6 SoC ソリューション
エルセナ末永さん

現在約50%のデバイスにCPUが内蔵している。
ヘテロジニアアーキテクチャへの移行。

ARM社A9が組み込まれる。




16:00 - 16:45 セッション#7 製品ロードマップ (14nm Stratix®10 FPGA & SoC)
2000年くらいから、ムーアの法則が崩れだした。
インテルのトライゲート技術がこの障壁を乗り越える一つのカギになる。
この技術は、2D構造から3D構造へ変えることで、リーク電流を押さえることが可能になる。
また、このトライゲートにすることで線巾が狭くなるため、宇宙からの中性子にぶつかる確率が1/4になる。

インテルは、この技術を他社に比べ、4年くらい先行している。
この技術を採用することで、ムーアの法則を継続できそう。



16:45 - 17:00 クロージング


《考察》
これからのFPGAは高速シリアル通信専用トランシーバハードマクロが必須になりそうである。またSoC専用ペリフェラルもハードマクロで埋め込まれてることから、巨大なCPUにおまけとしてFPGAがついてくるような感じになりそうである。
ALTERA社はこの巨大戦艦に舵をきるようだ。
とても違和感を覚える感じである。

小型軽量で電池で5年くらい動かせるようなシステムには使えない。
そのあたりのターゲットはActel社が独占できそうな感じがしている。

NIOS CPUは無くなってしまうのだろうか?
電子工作に使えるような小型のFPGAが欲しいですね。
新しいFPGAメーカがそろそろ出てこないかな。

帰る頃にはキレイな夕焼け空が広がっていました。





 

コメント

非公開コメント